Beispiel-Designprüfungsdokumente
Standard-ERC prüft Netze. Tomachie prüft Pfade — überprüft die Integrität differenzieller Paare und die Impedanzkontinuität über die gesamte Signalkette, auch durch passive Bauelemente und Stecker. Es findet Verborgenes: falsch charakterisierte Pins, unterbrochene Impedanzpfade und unsichtbare Eigenschaftsfehler, die Layout-Assistenten stören. Diese vorgenerierten Berichte zeigen die vollständige Analyseausgabe, jeweils mit über 10.000 Wörtern DFT-Analyse, EMV-Prüfungen, PCOLA-SOQ-Bewertung, Steckerbelegung und Testpunkt-Abdeckungsdokumentation:
| Tomachie version | Report | Description |
|---|---|---|
| v5.139 | caiman Design Review | Open-source KiCad design |
| v5.138 | CM4S_CORE Design Review | KiCad carrier for the Raspberry Pi Compute Module 4S — Ethernet, HDMI, USB, microSD, relays |
| v5.137 | Ivy / Ivy Plus Design Review | Altium carrier for a Toradex Verdin SoM — two variants, Gigabit Ethernet, USB 3.0 hub, LTE, isolated CAN/RS-485 and analog I/O |
| v5.110 | Orange Pi CM5 Carrier Design Review | KiCad carrier for the Orange Pi CM5 compute module with a TI DP83867 Gigabit Ethernet PHY |
| v5.74 | psu-ext Design Review | Open-hardware KiCad power-measurement board — ESP32-S3, ADS1115 ADC, INA240 current sense, isolated I2C |
| v2.6 | generic pan-tilt motor PCB Design Review | KiCad motor-control board from an open-source pan-tilt project |
| v1.87 | FPGA1394V3-Designprüfung | IEEE 1394 FireWire-Schnittstelle mit Xilinx XC7Z020 FPGA, BSDL-Boundary-Scan-Analyse, JTAG-Kettenvalidierung |
| v1.81 | Orthrus-TX Design Review | KiCad transmitter board project |
| v1.81 | STM32H733 Design Review | KiCad design with STM32H7-series microcontroller |
| v1.81 | sinthinator Design Review | KiCad project from open-source hardware |
| v1.79 | vme-wren Design Review | CERN White Rabbit VME — open-source KiCad design for sub-nanosecond timing distribution |
| v1.11 | MB1191-Designprüfung | STM32 Nucleo-144 Entwicklungsboard mit ARM Cortex-M Prozessor |
| v1.11 | TIDA-050036-Designprüfung | Texas Instruments industrielles Baseboard-Referenzdesign |
Beispiele zum Ausprobieren
- FPGA1394V3.zip — IEEE 1394 FireWire-Schnittstelle mit Xilinx FPGA, mehrseitige Hierarchie
- MB1191.zip — STM32 Nucleo-144 Entwicklungsboard (ST Microelectronics)
- TIDA-050036.zip — Texas Instruments industrielles Baseboard-Referenzdesign
Laden Sie ein Beispiel herunter, laden Sie es auf der Einreichen-Seite hoch und erhalten Sie einen vollständigen Analysebericht.
Beispiel-Berichtsausgabe
Tomachie generiert einen interaktiven HTML-Bericht mit navigierbaren Abschnitten. Folgendes erhalten Sie:
Switch-DFT-Analyse — identifiziert Konfigurationsschalter ohne Test-Override-Fähigkeit, berechnet Isolationswiderstandswerte für ATE-Kompatibilität.
Testpunkt-Inventar mit Versorgungsnetzabdeckungsanalyse — jedes Versorgungsnetz auf Testzugang geprüft.
EMV-Designprüfungen, Bauteilbibliotheksvalidierung und Footprint-/Modell-Audit — alles in einem Bericht.
Das linke Navigationspanel ermöglicht den direkten Sprung zu jedem Abschnitt. Berichte umfassen Design-Zusammenfassung, Pin-Konnektivität, Speicherschnittstellen, serielle Schnittstellen, Stecker-Pinouts, DFT-Analyse, Bibliotheksqualitätsbewertungen und mehr.
Aktueller Fokus: Digitale und Mixed-Signal-Designs — Prozessoren, FPGAs, Speicherschnittstellen, serielle Busse und Testbarkeitsanalyse. Analogspezifische Prüfungen (Netzteil-Regelkreisstabilität, Filteranalyse) sind auf der Roadmap.
Was hochzuladen ist
Packen Sie Ihre Schaltplandateien als ZIP und laden Sie hoch. Folgendes benötigen wir:
Schaltplandateien (erforderlich)
Altium .SchDoc oder KiCad .kicad_sch Dateien — schließen Sie alle Blätter ein, die von der Hierarchie referenziert werden.
Projektdateien (empfohlen)
Altium: .PrjPcb, .PrjPcbStructure, .PrjPcbVariants. KiCad: .kicad_pro. Diese teilen uns die Hierarchie und das Top-Level-Blatt mit. Ohne sie müssen Sie den Top-Sheet-Namen angeben, oder wir nehmen ein flaches Design an.
*.bsdl Dateien (optional)
Boundary-Scan-Description-Language-Dateien. Diese Dateien verwenden IEEE 1149.1-2013, um die Testfähigkeit der digitalen ICs zu beschreiben. Falls bereitgestellt, analysiert Tomachie die Korrektheit, Konformität und Design-for-Test Ihres Designs.
Tipp: Wenn Sie Schaltpläne von einem Designer oder Auftragnehmer anfordern, bitten Sie um die Projektdateien (.PrjPcb oder .kicad_pro) zusammen mit den Schaltplandateien. Viele Designer vergessen, diese beizufügen.